华为的技术创新与面临的挑战：EUV光刻限制下的出路

华为半导体负责人何庭波在其最新论文中指出，要实现领先于7纳米技术的微缩，就需要极紫外（EUV）光刻技术。然而，由于无法获得此技术，华为必须寻找新的突破口。这篇题为《华为的τ芯片本应熔化吗？》的论文，不仅延续了华为在5月发布的“韬定律”，还回应了外界对其3D堆叠芯片在高功耗和发热方面的疑虑。

何庭波强调，芯片能耗的焦点应从“计算”转移到“移动”。就像人在工作日中，不仅办公室工作的时间消耗能量，通勤同样耗费大量能量一样，芯片中的数据传输造成的能量消耗也是不可忽视的。在典型智能手机运行时，动态功耗占总能耗的90%。随着制造工艺的微缩，数据传输带来的能耗日益严峻。

论文中介绍的τ定律及LogicFolding（逻辑折叠）技术，旨在通过重构电路布局，缩短数据传输的距离。研究表明，部分核心的连线长度可缩短近20%，关键路径最大缩短达70%。例如，处理模块的时钟布线减少28%，缓冲器数量也大幅下降。这种设计使得晶体管之间的距离更近，减少了数据传输中的能耗。 千亿球友会

具体数据显示，麒麟2026芯片的晶体管密度从每平方毫米1.55亿提升至2.38亿，提升幅度达到55%。在保持相同性能的情况下，NPU、GPU和CPU的功耗分别下降66%、58%和41%。尤其是NPU，在计算能力不变的前提下，频率降低63%，电压降至0.55V，功耗密度下降73%。这些数据表明，折叠设计并非必然导致发热增加，而是可能有效降低整体热负荷。

然而，何庭波指出，τ定律并非简单的节能方案，重心在于如何重新分配性能、面积与功耗之间的关系，设计者必须谨慎应对各项工程挑战，如混合键合间距和晶圆翘曲等。此外，虽然总功耗降低减轻了散热压力，但热量传导问题仍需解决。

最终，华为需要证明的是，这种芯片设计的可持续性与发展潜力。何庭波引用了西西弗斯的神话，表明每款芯片设计都像是在推动一块石头上山。通过巧妙的重构布局，使得每次迭代都能产出更高效的产品，探索在传统微缩受到限制时，半导体技术的新增长路径。 千亿球友会

• • 2026-09-05
  • 1959